FM 调频波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程

【文件属性】：

文件名称：FM 调频波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程

文件大小：540KB

文件格式：RAR

更新时间：2022-06-21 14:04:28

FPGA FM调制解调 verilog FIR Vivado

FM 调频波调制解调 FPGA Verilog 代码 Xilinx Vivado 工程 FIR 使用 https://blog.csdn.net/qq_46621272/article/details/125337119 文章有该代码详细说明 https://blog.csdn.net/qq_46621272/article/details/125292610 FIR 使用详解

【文件预览】：
fm_fir
----lowpass_10k_30k_1m.coe(736B)
----src()
--------fm_modulation_dds.png(173KB)
--------03.png(51KB)
--------fm_modem_fir_testbench.v(1KB)
--------06.png(78KB)
--------fm_modulation_dds.v(2KB)
--------01.png(43KB)
--------fm_demodulation_fir.png(64KB)
--------05.png(80KB)
--------fm_demodulation_fir.v(3KB)
--------04.png(40KB)
--------fm_pin.xdc(4KB)
--------02.png(47KB)
----fm_fir_project()
--------fm_modem_fir_testbench_behav.wcfg(14KB)
--------fm_fir_project.xpr(15KB)
--------fm_fir_project.srcs()