文件名称：基于verilog HDL的ARM核
文件大小：43KB
文件格式：RAR
更新时间：2014-11-23 09:21:24
ARM
用verilog HDL编写的ARM处理器核，可以在你的FPGA中进行移植
【文件预览】：
ARM Verilog HDL IP CORE
----ShifterTestbench.vhd(1KB)
----ARMMultiplierTestTop.vhd(6KB)
----ARMPackage.vhd(2KB)
----AdrCtrlReg.vhd(1KB)
----MultiplierTesterSim.vhd(7KB)
----ClockAndResetGenerator.vhd(944B)
----AddressMux_Incrementer.vhd(3KB)
----ShifterTesterSim.vhd(5KB)
----BBusMultiplexer.vhd(2KB)
----MulCtrlAndRegs.vhd(11KB)
----LSAdrGen.vhd(3KB)
----Decoder.vhd(3KB)
----MultiplierTestAdder.vhd(3KB)
----DataOutMux.vhd(2KB)
----ALU.vhd(3KB)
----ARMCoreSimTop.vhd(6KB)
----IPDR.vhd(7KB)
----BusMonitor.vhd(6KB)
----RegFile.vhd(10KB)
----MemoryRemapper.vhd(2KB)
----CycleCounter.vhd(2KB)
----ResltBitMask.vhd(1KB)
----ARMSMSSPackage.vhd(2KB)
----ARMSimMemSubsystem.vhd(9KB)
----ARM7TDMIS_Top.vhd(50KB)
----ThumbDecoder.vhd(2KB)
----ABORTGenerator.vhd(2KB)
----RAM32B.vhd(2KB)
----Shifter.vhd(7KB)
----DataMux.vhd(1KB)
----ARMALUTestTop.vhd(4KB)
----ABusMultiplexer.vhd(1KB)
----CLKENGenerator.vhd(2KB)
----Mul32x8Comb.vhd(6KB)
----ShiftAmountReg.vhd(1KB)
----PSR.vhd(6KB)
----ARMShifterTestTop.vhd(4KB)
----Multiplier.vhd(6KB)
----S19FRPackage.vhd(1KB)
----使用说明请参看右侧注释===〉〉.txt(771B)
----ControlLogic.vhd(90KB)
----ROMS19FR.vhd(8KB)
----ALUTesterSim.vhd(7KB)
----MSSCompPackage.vhd(9KB)