文件名称：基于verilog HDL 的8051 IP核开发
文件大小：298KB
文件格式：ZIP
更新时间：2021-08-24 04:14:17
verilog 8051 mcu 单片机
Verilog HDL (Hardware Description Language) 是一种硬件描述语言，可以在算法级、门级到开关级的多种抽象设计层次上对数字系统建模。它可以描述设计的行为特性、数据流特性、结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。次例程是基于verilog HDL 的8051 IP核开发，很好的学习资料。
【文件预览】：
8051core-Verilog
----alu_src2_sel.v(3KB)
----ram_wr_sel.v(4KB)
----immediate_sel.v(3KB)
----All.v(12KB)
----mc8051_ug.pdf(140KB)
----Reg8.v(3KB)
----Decoder.v(83KB)
----Reg5.v(3KB)
----Reg1.v(3KB)
----Alu.v(7KB)
----Pc.v(8KB)
----Ram_sel.v(4KB)
----op_select.v(5KB)
----Ram.v(6KB)
----Make(322B)
----Multiply.v(2KB)
----Tb_all.v(4KB)
----Defines.v(14KB)
----transcript(251B)
----IndiAddr.v(5KB)
----Sp.v(4KB)
----Reg8r.v(3KB)
----Psw.v(5KB)
----Rom.v(14KB)
----alu_src3_sel.v(3KB)
----ext_addr_sel.v(3KB)
----Dptr.v(4KB)
----cy_select.v(3KB)
----Acc.v(4KB)
----rom_addr_sel.v(4KB)
----Reg3.v(3KB)
----Reg4.v(3KB)
----mc8051_overview.pdf(84KB)
----ram_rd_sel.v(3KB)
----8051IPcore_readme.mht(73KB)
----Divide.v(5KB)
----Comp.v(4KB)
----alu_src1_sel.v(4KB)
----Port_out.v(4KB)
----Reg2.v(3KB)