基于Verilog HDL 的 SD卡IP核

时间:2013-12-22 15:50:07
【文件属性】:

文件名称:基于Verilog HDL 的 SD卡IP核

文件大小:253KB

文件格式:RAR

更新时间:2013-12-22 15:50:07

Altera SD卡IP

这分资源是用Verilog编写的SD卡IP核,有代码有工程


【文件预览】:
SD_IP
----altera_up_avalon_sd_card_interface()
--------altera_up_avalon_sd_card_interface()

网友评论

  • 可以参考,但是用FPGA这么读写SD卡太慢了
  • Altera 大学计划的core,SPI模式,可惜速度有点慢,只能到2/300K
  • 资源很好 谢谢楼主
  • 挺好的资料 可以参考下
  • vhdl的。。。 希望给出ip核的建立过程
  • 还行吧,有参考价值
  • 明明是VHDL的IP核呀,乱说,这个IP核是官方提供的。