数字时钟Verilog

【文件属性】：
文件名称：数字时钟Verilog
文件大小：507KB
文件格式：ZIP
更新时间：2021-08-06 09:02:59
电子时钟 FPGA 数电课程设计 FPGA上实现，设计要求 1．有4只数码管分别显示小时及分钟 2．用LED灯闪烁表示秒 3．可以扩展功能