文件名称：数字时钟-verilog程序.rar
文件大小：5KB
文件格式：RAR
更新时间：2023-02-01 12:15:16
Verilog 数字电子技术基础 硬件描述语言 硬件设计
数字时钟verilog程序 拟设计一个具有时、分、秒显示的基本功能以及具有整点报时、闹钟设定及提醒功能的数字时钟，具体要求如下： (1) 能准确计时，并以数字形式在数码管上显示时、分、秒，（小时按24小时进制） (2) 具有调节分钟、小时的功能 (3) 具有整点报时功能，即当分钟为00时，要有LED灯显示来表明到了整点 (4) 具有闹钟功能，能自己设计闹钟时间，当时钟时间与闹钟时间一致时（分钟与小时一致，对秒钟无要求），要有LED灯显示表明到了闹钟设定时间
【文件预览】：
clock.v
scan.v
fenpin_1Hz.v
adjust.v
cnt60.v
cnt24.v
conf.ucf