基于Verilog的数字时钟

【文件属性】：

文件名称：基于Verilog的数字时钟

文件大小：2.92MB

文件格式：DOCX

更新时间：2022-01-15 16:16:25

Verilog 数字时钟 Cyclone

本文以Altera公司9.0版本的Quartus Ⅱ软件编译硬件描述语言Verilog代码，采用自顶而下的设计方法对代码进行综合、适配、功能仿真，最后下载入Cyclone EP2C5T144的FPGA核心板，实现了数字时钟的设计要求。