文件名称：Verilog HDL语言32位MIPS流水线CPU的设计
文件大小：3.4MB
文件格式：RAR
更新时间：2013-03-31 13:52:23
VerilogHDL 32位 MIPS指令系统 流水线 CPU设计
一个用Verilog HDL语言所写的32位MIPS指令系统流水线CPU，内附详细的代码以及报告文档，还有运行结果截图。CPU实现了20余条常用指令。
Verilog HDL语言32位MIPS流水线CPU的设计
【文件属性】：
网友评论
- 可以，就是时间有点长
- 还可以，，借鉴一下
- 可以，很不错
- 很好的资源，学习了，谢谢分享。
- 可以，挺详细的，虽然和需要的硬件环境不同
- 希望技术文档能写得再清楚些
- 一般般，不满意
- 非常好的资源，就是有点贵...
- 很有用，谢谢了
- 正在学习相关的知识，学习了，多谢
- 资源很好正好需要，学习了。
- 正好需要，谢谢楼主了
- 资源很好，下载学习了，很使用，报告写的很清楚
- 确实不错，值得下载学习使用
- 很详细的设计，但代码风格有待加强，学习体系结构的非常好的材料
- 32位类MIPS五级流水化处理器的实现~
- 相当不错的一份程序
- 资料不错，可以参考
- 有源程序和文档，值得下载。
- 计组要用到，看看学学
- 有说明文档，很不错
- 资料还算丰富
- 有源程序和文档，很详细，不错，很好用，看了以后就明白了
- 很好用，看了以后让我明白了
- 有源程序和文档，不错!
- 很全很有用！
- 是不是我用的版本有问题？ Xilinx 13.4，总是有两个错误无法通过
- project正要用到，很详细的介绍
- 学习mips体系结构的好东西，流水线设计
- 有源程序和文档，很详细，不错，就是没有注释