流水线CPU Verilog设计

【文件属性】：

文件名称：流水线CPU Verilog设计

文件大小：2.15MB

文件格式：ZIP

更新时间：2019-01-11 19:29:21

流水线 CPU Verilog

流水线CPU 包括转发暂停等功能，支持mips除eret ，mtc0，mfc0外所有指令(包括乘除运算，读写hi lo，取字节等等）乘除分别需要5，10个周期，代码能通过测试。