文件名称：串并转换Verilog HDL
文件大小：2KB
文件格式：V
更新时间：2015-03-18 06:31:36
串并转换Verilog HDL FPGA
串并转换Verilog HDL FPGA，为了你能认真读代码，测试程序请自己编写，改代码经过调试正确
串并转换Verilog HDL
【文件属性】：
网友评论
- 很好用，适合初学的人们。谢谢分享！
- 很好 很适合 我这样的初学者
- 很好 很适合 我这样的初学者
- 实现了fpga的串并转换
- 此Verilog串并转换代码不错，还有详细的解释，适合初学者