串并转换Verilog HDL

时间：2014-11-08 05:13:58
【文件属性】：

文件名称：串并转换Verilog HDL

文件大小：21KB

文件格式：DOC

更新时间：2014-11-08 05:13:58

串并 Verilog HDL 1024位

用Verilog HDL实现32位串行输入，1024位并行输出，并附带了测试文件，经验证可以很好的实现大位数的串并转换

立即下载

网友评论

  • 理解了一半，再继续努力
  • 比较简单，容易理解
  • 理解了一半，这个算是测试代码吗？
  • 串并转换代码很形象，非常容易理解

相关文章