【文件属性】：
文件名称：并串转换Verilog HDL
文件大小：21KB
文件格式：DOC
更新时间：2014-11-08 05:09:01
并串 1024位 Verilog
用Verilog HDL实现1024位数据并行输入，32位数据串行输入，并带有其测试的源代码，经验证可以很好的实验并串转换功能
网友评论
- 代码可以用，但是没有注释~
- 希望可以有注释，看起来省力点
- fpga的串并转换，很好
- 很好的代码，也很容易理解串并转换，非常有用
- 代码确实仿真通过 不过没有代码注释 看起来费了点事