文件名称：用Verilog HDL语言实现并串、串并接口的转换.pdf
文件大小：164KB
文件格式：PDF
更新时间：2013-02-28 14:33:31
Verilog HDL 并串、串并接口的转换
用Verilog HDL语言实现并串、串并接口的转换.pdf
用Verilog HDL语言实现并串、串并接口的转换.pdf
【文件属性】：
网友评论
- 学FPGA时用的，原理性的东西，可作指导。
- 学FPGA时用的，原理性的东西，可作指导。
- 原理是一篇论文 我以为是代码呢