文件名称：Verilog代码RISC_CPU
文件大小：77KB
文件格式：RAR
更新时间：2015-12-07 06:51:55
RISC CPU
Verilog FPGA RISC CUP
【文件预览】：
risc_cpu
----addr_decode.v(393B)
----counter.v(373B)
----test2.pro(1KB)
----risc_cpu.mpf(20KB)
----clk_gen.v(1KB)
----vsim.wlf(40KB)
----ram.v(294B)
----datactl.v(156B)
----test3.dat(529B)
----cputop.v(6KB)
----rom.v(229B)
----test2.dat(454B)
----work()
--------accum()
--------addr_decode()
--------machine()
--------adr()
--------machinectl()
--------register()
--------counter()
--------cputop()
--------_info(2KB)
--------_temp()
--------alu()
--------_vmake(26B)
--------cpu()
--------rom()
--------ram()
--------datactl()
--------clk_gen()
----test1.pro(3KB)
----risc_cpu.cr.mti(4KB)
----register.v(708B)
----accum.v(250B)
----test3.pro(1003B)
----adr.v(181B)
----machine.v(4KB)
----alu.v(775B)
----cpu.v(2KB)
----machinectl.v(285B)
----test1.dat(531B)