文件名称：可综合的verilog编写的RISC_CPU设计
文件大小：678KB
文件格式：PDF
更新时间：2015-12-20 10:44:16
verilog RISC CPU
一个简单的用verilog语言描述的RISC_CPU的例子，这个例子结构简单，对于初学者很有用
可综合的verilog编写的RISC_CPU设计
【文件属性】：
网友评论
- 讲的很清楚，有代码，有讲解，很好的资料。
- 不错，信息挺全面
- 夏宇闻《verilog数字设计教程》中的内容
- 没记错的话这是夏老师FPGA一章节里的内容，不过有电子版的话适合把代码黏过来，很不错