文件名称：基于Zynq7020的Uart和PWM的Verilog HDL代码
文件大小：91KB
文件格式：ZIP
更新时间：2022-02-11 19:33:43
Zynq7020 Uart PWM Verilog HDL
基于Zynq7020的Uart和PWM的Verilog HDL代码， 实测串口部分可以按照串口协议完成数据收发，PWM占空比可调。
【文件预览】：
VerilogCode
----imagneto.v(9KB)
----uart.v(8KB)
----verilog模块端口定义规则.jpg(97KB)
----fifo.v(3KB)
----testbench.v(1KB)
----clk.v(2KB)
----testbench_imagneto.v(2KB)
----pwm.v(2KB)