文件名称：基于verilog hdl 的uart串口程序
文件大小：38KB
文件格式：RAR
更新时间：2014-04-14 08:18:47
uart verilog 串口
本资源主要实现基于fpga的uart串口收发程序。可以直接应用。
【文件预览】：
uartverilog
----my_uart_top.map.summary(298B)
----my_uart_top.tan.summary(2KB)
----my_uart_tx.v(3KB)
----my_uart_top.tan.rpt(74KB)
----my_uart_top.qpf(914B)
----db()
--------my_uart_top.db_info(137B)
--------my_uart_top.sld_design_entry.sci(154B)
--------my_uart_top.eco.cdb(161B)
----my_uart_top.asm.rpt(7KB)
----my_uart_top.fit.summary(370B)
----my_uart_top.cdf(331B)
----my_uart_top_assignment_defaults.qdf(32KB)
----my_uart_top.v(2KB)
----my_uart_top.qws(1KB)
----my_uart_top.map.smsg(2KB)
----my_uart_top.pof(8KB)
----speed_select.v(2KB)
----my_uart_top.fit.rpt(57KB)
----my_uart_top.pin(14KB)
----my_uart_top.dpf(239B)
----my_uart_top.flow.rpt(4KB)
----my_uart_top.map.rpt(20KB)
----my_uart_top.qsf(2KB)
----my_uart_rx.v(4KB)
----my_uart_top.fit.smsg(3KB)
----my_uart_top.done(26B)