文件名称:verilog实现的带FIFO的UART模块
文件大小:975KB
文件格式:RAR
更新时间:2019-01-21 13:15:07
FPGA FIFO UART
verilog实现的带FIFO的UART模块,代码风格良好,模块化,具有较高的参考价值。
文件名称:verilog实现的带FIFO的UART模块
文件大小:975KB
文件格式:RAR
更新时间:2019-01-21 13:15:07
FPGA FIFO UART
verilog实现的带FIFO的UART模块,代码风格良好,模块化,具有较高的参考价值。