用 verilog语言设计UART 带FIFO 32位

【文件属性】：

文件名称：用 verilog语言设计UART 带FIFO 32位

文件大小：4KB

文件格式：RAR

更新时间：2014-06-12 09:06:55

UART verilog　FIFO 32比特

用 verilog语言设计UART 带FIFO 32位 可以参考下

【文件预览】：
verilog coding
----UART_count.txt(241B)
----UART_8x32 reg_fifo.txt(446B)
----UART_ACTgen Counter.txt(290B)
----UART_IO_Buffers.txt(98B)
----UART_M_FSM.txt(1KB)
----UART_8x8 reg_fifo.txt(2KB)
----UART_div_setion.txt(394B)
----UART_M_ZFSM.txt(1KB)
----UART_Recevier.txt(3KB)
----UART_trasmiter.txt(0B)
----Rising Edge Filp-Flop with Asynchronous Reset and Preset.txt(245B)