文件名称：实现Verilog运算符的一个简单的RISC
文件大小：6KB
文件格式：ZIP
更新时间：2023-04-15 11:17:04
Verilog
实现FPGA运算符的一个简单的RISC（大佬绕道，这只是塑料壳子水平的，仅用于课程实验，不具有普遍参考意义）
【文件预览】：
RISC_7.3
----ALU.v(1KB)
----core_TB.v.bak(952B)
----ALU.v.bak(1KB)
----ID.v(456B)
----DM.v.bak(1KB)
----IM.v(828B)
----core.v(798B)
----DM.v(1KB)
----IF.v(270B)
----IF.v.bak(273B)
----IM.v.bak(829B)
----core.v.bak(3KB)
----core_TB.v(215B)