移位相加乘法器的verilog HDL设计代码

【文件属性】：

文件名称：移位相加乘法器的verilog HDL设计代码

文件大小：485B

文件格式：V

更新时间：2021-06-04 15:24:09

移位相加

从被乘数的最低位开始判断，若为1，则乘数左移i（i=0,1...(WIDTH-1)）位后，与上一次和相加；若为0，则乘数左移i位后，以0相加。直至被乘数的最高位。