文件名称：基于FPGA的Verilog HDL语言数字钟
文件大小：34KB
文件格式：DOC
更新时间：2012-06-03 03:49:32
Verilog ,数字钟
基于FPGA的Verilog HDL语言数字钟基于FPGA的Verilog HDL语言数字钟基于FPGA的Verilog HDL语言数字钟基于FPGA的Verilog HDL语言数字钟
基于FPGA的Verilog HDL语言数字钟
【文件属性】：
网友评论
- 只有文档没有代码
- 是个文档，还行吧。分也不多~
- 有点看不懂，加油
- 还是可以用的程序
- 还可以 很简单的东西
- 只有文档没有代码。。。
- 认真看得花，不会很繁琐，跟楼上感觉不同。 代码写的很好。
- 测序可以，，，
- 没有看到程序，只有下到文档
- 资料可以下载并使用，程序有些繁琐