文件名称：基于FPGA用Verilog HDL语言实现的多功能数字钟
文件大小：1.07MB
文件格式：RAR
更新时间：2020-12-25 09:51:42
多功能数字钟
这是一个基于FPGA，用Verilog HDL语言实现的多功能数字钟，课程设计的项目。
【文件预览】：
shizhong
----shizhong.cache()
--------wt()
----shizhong.sim()
----shizhong.v(11KB)
----shizhong.xdc(4KB)
----shizhong.hw()
--------hw_1()
--------shizhong.lpr(343B)
----shizhong.ip_user_files()
----shizhong.runs()
--------synth_1()
--------.jobs()
--------impl_1()
----shizhong.xpr(6KB)