基于Verilog HDL设计的多功能数字钟

【文件属性】：

文件名称：基于Verilog HDL设计的多功能数字钟

文件大小：122KB

文件格式：PDF

更新时间：2014-03-14 13:54:03

基于Verilog HDL设计的多功能数字钟

本文利用Verilog HDL 语言自顶向下的设计方法设计多功能数字钟，突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点，并通过Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成综合、仿真。此程序通过下载到FPGA 芯片后，可应用于实际的数字钟显示中。