文件名称：基于verilog HDL 的FPGA 时钟
文件大小：1KB
文件格式：RAR
更新时间：2012-11-24 08:50:26
clock LCD1602
用verilog HDL写的一个时钟，用LCD1602显示 本人调试通过，显示时分秒，年月日没得问题
【文件预览】：
clocklcd.v
基于verilog HDL 的FPGA 时钟
【文件属性】：
【文件预览】：
clocklcd.v
【文件预览】：
clocklcd.v
网友评论
- 自己用还是会有些小问题，修改了下，谢谢
- 很好 但在fpga上还是有点问题 但还是感谢！
- 没有我需要的代码，不过还是感谢