文件名称：verilog语言编写FPGA平台全数字锁相环
文件大小：264KB
文件格式：ZIP
更新时间：2018-08-26 04:00:52
verilog fpga 全数字锁相环 adpll
全数字锁相环在FPGA平台通过verilog语言编写
【文件预览】：
全数字锁相环原程序
----updown_counter.sym(304B)
----edge.gdf(2KB)
----read me.txt(204B)
----fenpin.v(550B)
----dpll.gdf(6KB)
----updown_counter.v(605B)
----数字锁相环设计源程序()
--------pll()
--------read me.txt(204B)
----数字锁相环设计源程序.rar(118KB)
----edge.sym(192B)
----fenpin.sym(297B)