FIFO设计思考之一

不管同步FIFO还是异步FIFO，设计难点是full/empty状态flag的正确性。

要保证任何情况 FULL时NO WRITE，EMPTY时NO READ。overflow / underflow都会有数据传输错误。