基于FPGA用VHDL语言设计的12小时制时钟

【文件属性】：

文件名称：基于FPGA用VHDL语言设计的12小时制时钟

文件大小：1.01MB

文件格式：RAR

更新时间：2015-11-18 11:46:08

FPGA VGDL 12小时制时钟

基于FPGA用VHDL语言设计的12小时制时钟，具有清零暂停功能