文件名称：FPGA并行乘法器
文件大小：18KB
文件格式：ZIP
更新时间：2015-01-11 14:04:22
FPGA VHDL 并行乘法器
一种基于FPGA的并行乘法器的设计，4为数据4为数据相乘的到一个8为数据。
【文件预览】：
并行乘法器
----and()
--------and1.vhd(179B)
--------and1.qpf(905B)
----mux()
--------mux.qpf(904B)
--------mux.vhd(238B)
--------mux.vwf(4KB)
----说明.doc(20KB)
----top()
--------top.vwf(7KB)
--------top.qpf(904B)
--------top.vhd(466B)
----my_component()
--------my_component.vhd(775B)
--------my_component.qpf(913B)
----low()
--------low1.vhd(483B)
--------low1.qpf(905B)
--------low1.vwf(6KB)
----mul()
--------mul.vwf(9KB)
--------mul.vhd(644B)
--------mul.qpf(904B)
----mid()
--------mid.vwf(10KB)
--------mid.vhd(744B)
--------mid.qpf(904B)