基于FPGA Verilog的并行乘法器设计

【文件属性】：

文件名称：基于FPGA Verilog的并行乘法器设计

文件大小：2KB

文件格式：V

更新时间：2023-05-11 08:36:13

Verilog FPGA DSP

Verilog 串行流水线式DSP乘法器设计，代码通过仿真以及下板调试，从输入到输出只用了三个时钟周期