【文件属性】:
文件名称:基于fpga的正弦信号发生器verilog代码
文件大小:25.06MB
文件格式:ZIP
更新时间:2018-06-12 15:55:29
fpga 正弦信号 verilog
很简洁易懂的正弦信号发生器verilog代码,附带有modelsim仿真测试脚本文件,已用于我自己的项目中
网友评论
- 为什么Windows要报病毒? 编译到一半quartusII报错? 是我quartus版本不对吗?
- 不错的资料
- 谢谢分享,是个好资料,能够运行