随机信号发生器Verilog

【文件属性】：

文件名称：随机信号发生器Verilog

文件大小：3KB

文件格式：ZIP

更新时间：2021-10-19 08:57:10

Verilog

使用LFSR和CASR构成随机数或随机信号发生器；Verilog实现

【文件预览】：
rand
----rng.v(9KB)
----rand.v(3KB)