文件名称：基于Verilog的数字钟设计
文件大小：347KB
文件格式：RAR
更新时间：2014-08-04 16:52:00
verilog ,Altera
基于Altera公司的FPGA设计，时分秒可调的数字钟
【文件预览】：
digital_clk
----digital_clk.cdf(302B)
----digital_clk.tan.rpt(87KB)
----digital_clk.map.eqn(32KB)
----digital_clk.fit.rpt(83KB)
----digital_clk.v(3KB)
----digital_clk.map.rpt(24KB)
----digital_clk.qpf(2KB)
----cmp_state.ini(2B)
----db()
--------digital_clk.hier_info(3KB)
--------digital_clk.lpc.html(430B)
--------digital_clk.cmp.hdb(12KB)
--------digital_clk.sgdiff.cdb(11KB)
--------digital_clk.sld_design_entry_dsc.sci(200B)
--------digital_clk.lpc.rdb(385B)
--------digital_clk.hif(773B)
--------digital_clk.tis_db_list.ddb(174B)
--------prev_cmp_digital_clk.qmsg(413B)
--------digital_clk.cmp.kpt(199B)
--------digital_clk.syn_hier_info(0B)
--------digital_clk.map.hdb(11KB)
--------digital_clk.pre_map.cdb(11KB)
--------digital_clk.asm.qmsg(2KB)
--------digital_clk.lpc.txt(1KB)
--------digital_clk.asm.rdb(1KB)
--------digital_clk.cmp.tdb(37KB)
--------digital_clk.pre_map.hdb(9KB)
--------digital_clk.smart_action.txt(6B)
--------digital_clk.db_info(137B)
--------digital_clk.rtlv_sg.cdb(10KB)
--------digital_clk(0).cnf.hdb(2KB)
--------cntr_tu8.tdf(5KB)
--------digital_clk.(0).cnf.hdb(2KB)
--------digital_clk_hier_info(3KB)
--------digital_clk.(0).cnf.cdb(14KB)
--------digital_clk.rtlv.hdb(9KB)
--------digital_clk.rtlv_sg_swap.cdb(178B)
--------digital_clk(1).cnf.cdb(1KB)
--------digital_clk.map.logdb(4B)
--------logic_util_heursitic.dat(8KB)
--------digital_clk_syn_hier_info(0B)
--------digital_clk(1).cnf.hdb(527B)
--------digital_clk.sgdiff.hdb(9KB)
--------digital_clk.cmp0.ddb(40KB)
--------digital_clk.cmp.logdb(4B)
--------digital_clk(2).cnf.cdb(3KB)
--------digital_clk.map.qmsg(14KB)
--------digital_clk.eco.cdb(161B)
--------digital_clk.tan.qmsg(45KB)
--------digital_clk.cmp.rdb(21KB)
--------digital_clk.cbx.xml(93B)
--------digital_clk(0).cnf.cdb(14KB)
--------digital_clk.map.cdb(10KB)
--------digital_clk_cmp.qrpt(0B)
--------digital_clk.fit.qmsg(17KB)
--------digital_clk.cmp.cdb(34KB)
--------digital_clk.tmw_info(304B)
--------digital_clk(2).cnf.hdb(785B)
--------digital_clk.sld_design_entry.sci(200B)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----digital_clk.qsf(4KB)
----digital_clk.pin(30KB)
----digital_clk_assignment_defaults.qdf(33KB)
----undo_redo.txt(72B)
----digital_clk.map.summary(324B)
----digital_clk.tan.summary(1KB)
----digital_clk.sof(137KB)
----digital_clk.qws(90B)
----serv_req_info.txt(1KB)
----digital_clk.fit.summary(414B)
----digital_clk.fit.eqn(46KB)
----digital_clk.flow.rpt(6KB)
----digital_clk.done(26B)
----digital_clk.asm.rpt(9KB)
----digital_clk.pof(512KB)