基于FPGA的uart接口电路设计verilog实现

【文件属性】：
文件名称：基于FPGA的uart接口电路设计verilog实现
文件大小：4.55MB
文件格式：ZIP
更新时间：2022-08-01 15:48:06
uart 接口电路 verilog HDL FPGA 通用串口是远程通信接口，在数字系统中使用很普遍，是一个很重要的部件本设计使用了Verilog HDL语言描述硬件功能，利用Quartus II 13.0在FPGA 芯片上综合描述，利用模块化设计方法设计 UART（通用异步收发器）的各个模块。其中包括波特率控制、SRAM存储、UART数据接收器、UART数据发送器、数码管显示，本设计采用外部时钟50MHZ，波特率4800和9600可设定。资源中附有代码和quartusII的工程文件,由于作者水平有限,若有不足之处欢迎指正。