使用verilog实现基于FPGA的UART串口收发模块

【文件属性】：

文件名称：使用verilog实现基于FPGA的UART串口收发模块

文件大小：3KB

文件格式：RAR

更新时间：2022-06-20 03:43:13

UART FPGA Verilog

使用verilog实现基于FPGA的串口收发模块，可在模块内部更改波特率，收发通道独立

【文件预览】：
uart
----uart_tx.v(2KB)
----baud_clk.v(2KB)
----uart.v(2KB)
----uart_rx.v(3KB)