文件名称：数字分频器的VerilogHDL设计实现
文件大小：47KB
文件格式：ZIP
更新时间：2013-04-05 05:55:45
数字分频器 VerilogHDL
数字分频器的设计，包括VerilogHDL设计实现，以及仿真波形
【文件预览】：
数字分频
----frequence.v(665B)
----counter10.v(307B)
----tu.bmp(2.25MB)
----latch_16.v(198B)
----fre_ctrl.v(330B)
数字分频器的VerilogHDL设计实现
【文件属性】：
【文件预览】：
数字分频
----frequence.v(665B)
----counter10.v(307B)
----tu.bmp(2.25MB)
----latch_16.v(198B)
----fre_ctrl.v(330B)
【文件预览】：
数字分频
----frequence.v(665B)
----counter10.v(307B)
----tu.bmp(2.25MB)
----latch_16.v(198B)
----fre_ctrl.v(330B)