奇数分频器的VerilogHDL实现

【文件属性】：

文件名称：奇数分频器的VerilogHDL实现

文件大小：864B

文件格式：NONE

更新时间：2014-04-18 09:28:01

奇数分频

本程序采用双计数器实现奇数分频器的设计，通过对源代码里的相关变量进行赋值，可以实现任意占空比为50%的奇数分频器。