乘法器的Verilog实现

【文件属性】：

文件名称：乘法器的Verilog实现

文件大小：2KB

文件格式：RAR

更新时间：2021-12-27 17:39:59

乘法器 Verilog

包含有符号乘法器以及无符号乘法器的Verilog源码，同时带有tb文件用于仿真测试，在Vivado和Modelsim上验证通过

【文件预览】：
MULTU
----MULTU.v(1KB)
----MULTU_tb.v(1KB)
MULT
----MULT.v(2KB)
----MULT_tb.v(1KB)