基于booth算法的乘法器的verilog实现

【文件属性】：

文件名称：基于booth算法的乘法器的verilog实现

文件大小：2KB

文件格式：V

更新时间：2023-06-18 05:02:22

Booth 乘法器 verilog

8位Booth乘法器设计,8位乘8位的基2的booth乘法器的verilog实现。满足1)利用硬件描述语言描述8位数乘法器运算；2)输入为复位信号、乘法执行按键；3）时钟信号为开发板上时钟信号。