基于booth算法的乘法器的verilog HDL实现

时间:2014-12-13 10:54:22
【文件属性】:

文件名称:基于booth算法的乘法器的verilog HDL实现

文件大小:4KB

文件格式:ZIP

更新时间:2014-12-13 10:54:22

booth算法 乘法器 verilog HDL

基于booth算法的乘法器的verilog HDL实现。


【文件预览】:
实例.txt
Unsign.v
test1122.v

网友评论

  • 参考了下,代码不全,纯粹想找个能用的代码的,还是别下载了
  • 不能仿真啊。。。。还是感谢!
  • 代码不全,缺少module无法仿真!