verilog乘法器实现

时间：2017-08-17 03:12:05
【文件属性】：

文件名称：verilog乘法器实现

文件大小：571KB

文件格式：RAR

更新时间：2017-08-17 03:12:05

verilog 乘法器

基于verilog的乘法器实现，先实现了加法器，在实现乘法器。 环境为quatusII

立即下载

网友评论

  • 资料感觉一般，代码风格不好
  • 内容完整。

相关文章