verilog实现的大位宽加法器及仿真代码

【文件属性】：

文件名称：verilog实现的大位宽加法器及仿真代码

文件大小：1KB

文件格式：ZIP

更新时间：2022-09-28 21:30:24

verilog 加法 仿真 优化时序

使用verilog多拍实现大位宽加法器，优化时序

【文件预览】：
cm_add.v
tb_cm_add.v