17373176-叶静波-CPU单周期设计文档(Verilog)1 时间:2022-08-08 22:47:23 【文件属性】: 文件名称:17373176-叶静波-CPU单周期设计文档(Verilog)1 文件大小:1.99MB 文件格式:DOCX 更新时间:2022-08-08 22:47:23 表 1-IFU端口定义序号定义描述1inputCLK时钟信号,下一个时钟上升沿来到PC寄存器存入当前PC2RESET复位信号,当复位信号有效时,PC被设置为0x 立即下载