17373176-叶静波-CPU流水线设计文档(Verilog)1 时间:2022-08-08 21:11:23 【文件属性】: 文件名称:17373176-叶静波-CPU流水线设计文档(Verilog)1 文件大小:2.77MB 文件格式:DOCX 更新时间:2022-08-08 21:11:23 表 6-控制器端口定义序号定义描述1inputFunc指令码后6位2Op指令码前6位操作码3outputRegDstRt与Rd选择信号,0选择Rt,1选择Rd4 立即下载