文件名称：【verilog】超前进位（Carry-look-ahead）结构的快速加法器
文件大小：2KB
文件格式：ZIP
更新时间：2022-06-20 16:41:45
超前进位加法器 verilog
输入为两个16位有符号数，输出17位相加结果。要求采用超前进位（Carry-look-ahead）结构。 计算例子： 0110000010000000 + 1000000000000001 = 11110000010000001 (24704) + (-32767) = (-8063) 顶层模块名为add_tc_16_16，输入输出功能定义： 名称 方向 位宽 描述 a I 16 输入数据，二进制补码 b I 16 输入数据，二进制补码 sum O 17 输出和a + b，二进制补码
【文件预览】：
新建文件夹
----para_carry_4bit.v(579B)
----快速加法器.txt(801B)
----add_tc_16_16_tb.v(579B)
----add_tc_16_16.v(1KB)