文件名称：32位超前进位加法器设计verilog
文件大小：2KB
文件格式：RAR
更新时间：2018-01-18 09:03:58
加法器
32位超前进位加法器设计verilog 分成几个部分啊
【文件预览】：
32
----mux_2to1_2.v(195B)
----add4_head.v(783B)
----adder_4.v(754B)
----add_sel.v(280B)
----adder_32bits.v(614B)
----mux_2to1_1.v(219B)
32位超前进位加法器设计verilog
【文件属性】：
【文件预览】：
32
----mux_2to1_2.v(195B)
----add4_head.v(783B)
----adder_4.v(754B)
----add_sel.v(280B)
----adder_32bits.v(614B)
----mux_2to1_1.v(219B)
【文件预览】：
32
----mux_2to1_2.v(195B)
----add4_head.v(783B)
----adder_4.v(754B)
----add_sel.v(280B)
----adder_32bits.v(614B)
----mux_2to1_1.v(219B)