32位超前进位加法器（Verilog）

时间：2012-12-16 07:17:11
【文件属性】：

文件名称：32位超前进位加法器（Verilog）

文件大小：23KB

文件格式：RAR

更新时间：2012-12-16 07:17:11

加法器 32位 超前进位

32位超前进位加法器（Verilog HDL），由8个四位超前进位生成。

立即下载

【文件预览】：
add32
----add32.v(675B)
----vsim.wlf(32KB)
----add32_tp.v(601B)
----work()
--------add32()
--------add4()
--------add32_tp()
--------_info(564B)
----add32.mpf(21KB)
----add32.cr.mti(585B)
----add4.v(767B)
add32.v
add4.v

网友评论

  • 描述有误导，不算完全超前进位。有兴趣的同学可以自己找找超前进位的教程，可以根据他的子模块自己写一个
  • 真是超前进位吗？怎么结果和我预想的不对啊！求解！
  • 确实可以，但是不是我想要的结构
  • 采用的是八个四位的超前进位加法器拼起来的，应该算是超前进位加法器吧，前面的评论是不是没看清啊。
  • 不是超前进位的…坑死
  • 真的只是加法器，不是超前进位的
  • 只是加法器，不是超前进位的
  • 老大，你的写作规范的概念不强哟，亟待改进哟，不过楼主的精神可嘉！我这里有个更好的，也不是更好，只是这个有注释，能让初学者看得懂，,还是要感谢楼主的！
  • 不是超前进位的

相关文章