文件名称：2图像接收模块设计-详解webpack的proxytable无效的解决方案
文件大小：12.99MB
文件格式：PDF
更新时间：2024-07-29 13:11:33
DSP+FPGA
5．2．2图像接收模块设计 图5-2CCD同步信号 整个图像接收模块的工作流程如图5．3所示 图5-3图像接收模块 CCD的三个同步信号FV，LV，PV，当PV为1时，像素有效，X地址计 数开始；当LV有效时，Y地址计数开始。以分辨率256X256像素的CCD为 例，当出现256个PV有效即出现一个LV有效，表示数据开始进入下一行；当 出现256个LV有效即出现一个Fv有效，表示一帧图像完毕。通过对PV，LV 的计数获得当前像素在CCD靶面上的信息后，通过和预先设定的图像边界进 行比较，若位于图像边界以内，则产生地址使能信号；若像素坐标位于靶面的 右下角坐标点，则产生一个Finish信号表示当前一帧图像接收完毕，进行下一 帧图像的接收。当然对于一个目标而言，并非整个CCD靶面上的像素都为有 效像素，则可以根据实际情况更改设定的图像边界，使无效的像素不参与计算，