文件名称：37数据路径模块-详解webpack的proxytable无效的解决方案
文件大小：12.99MB
文件格式：PDF
更新时间：2024-07-29 13:11:37
DSP+FPGA
5．3．3．7数据路径模块 数据路径模块主要负责在适当的时候把输入数据写到SDRAM中，或者由 SDRAM中读出数据送到数据输出口，建立用户与SDRAM的数据通道，通过 简单的赋值语句就可以实现数据路径模块。在读状态下，将sd dq in赋给 sys_data_out，其余情况置为高阻；写状态下，将sys data_in赋给sd_dq_out， 其余为高阻。