基于VHDL的数字频率计的设计

【文件属性】：

文件名称：基于VHDL的数字频率计的设计

文件大小：2.02MB

文件格式：RAR

更新时间：2016-08-04 04:01:36

VHDL、FPGA

用VHDL语言来构建各个模块，最后用原理图来搭建，最大可以测量999KHZ的频率，并且用功能仿真测试通过